数据包处理是指对通过数字通信和网络设备的数据包进行处理。它是我们 经常听到的网络处理的关键功能。有几种类型的半导体器件可以用于数据包处理。数据包处理即存在于网络核心,也存在于接入/边缘网络。设备在网络中的位置以及服务供应商的需求决定了所需要的数据包处理
SIC的非重发性设计成本(NRE)与设计时间高得惊人。在130纳米工艺水平下,ASIC的NRE为1千万美元或更多,设计ASIC芯片所需时间一般为12~18个月。此外,芯片技术规范中还包含有关应用适应性的内容。推动适应性需求的几项因素包括: * ASIC芯片的设计周期在一年以上。在此
Design of position spector in biochip scanner based on FPGA 摘 要: 基于FPGA实现了生物芯片扫描仪中X-Y二维扫描台的位置检测电路,解决原有电路存在的计数误差和误清零问题,提高系统的可靠性。详细阐述了FPGA中辨向细分、可逆计数器,接口电路的设计实现,并给出
EDA(Electronic Design Automation)即“电子设计自动化”,是指以计算机为工作平台,以EDA软件为开发环境,以硬件描述语言为设计语言,以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等),以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事,必先利
Altera公司的ACEX、FLEX等系列的FPGA芯片应用广泛,但其FPGA基于SRAM结构,决定电路逻辑功能的编程数据存储于SRAM中。由于SRAM的易失性,每次上电时必须重新把编程数据装载到SRAM中,这一过程就是FPGA的配置过程。FPGA的配置分为主动式和被动式。在主动模式下,FPGA上
北方交通大学电气学院 黎莉 张晓冬 苏治国 摘 要 :Xilinx FPGA系列可以通过串口配置,本文给出了一个用XC9500和并行PROM对Xilinx FPGA进行串行配置的应用实例。 关键词 :FPGA;CPLD;串行配置 概述 随着FPGA芯片密度的增加,串行PROM已不能适应高密度的FPGA的配置。
在对ASIC设计进行FPGA原型验证时,由于物理结构不同,ASIC的代码必须进行一定的转换后才能作为FPGA的输入 现代集成电路设计中,芯片的规模和复杂度正呈指数增加。尤其在ASIC设计流程中,验证和调试所花的时间约占总工期的70%。为了缩短验证周期,在传统的仿真验证的基础
近年来,多媒体技术逐渐深入到人们的生活中。MP3播放器已经成为流行的便携式音频播放设备,由于MP3编码算法非常复杂,目前,一部分MP3播放器的录音功能主要基于ADPCM算法和DSP来实现。本文阐述了ADPCM语音编解码VLSI芯片的设计方法以及利用FPGA的硬件实现。 ADPCM算法
SoC(片上系统)的概念已日益普及,而随着FPGA技术的迅速发展,可编程系统芯片(SoPC)作为一种特殊的嵌入式微处理器系统,融合了SoC和FPGA各自的优点,并具备软硬件在系统可编程、可裁减、可扩充、可升级的功能,已逐渐成为一个新兴的技术方向。SoPC的核心是在FPGA上实现
生产商: Actel 产品说明: Libero 6.3软件提供安全的设计流程 - 从综合直至实施 - 以便将Actel的CoreMP7 (软ARM7系列处理器) 集成到Actel的单芯片非挥发性现场可编程门阵列 (FPGA)中。这款强化的软件还可自动实现I/O电压分配任务,并支持Actel的新型RTAX4000S器件。 L